This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02087701 A

(43) Date of publication of application: 28.03.90

(51) Int. CI

H01P 3/02 H01L 23/12 H01P 3/08

(21) Application number: 63239035

(22) Date of filing: 26.09.88

(71) Applicant:

NIPPON TELEGR & TELEPH

CORP <NTT>

(72) Inventor:

ISHIZUKA FUMINORI SATO NOBUO TOMIMURO HISASHI MURAGUCHI MASAHIRO


(54) PACKAGE FOR HIGH FREQUENCY INTEGRATED CIRCUIT


(57) Abstract:

PURPOSE: To obtain a high frequency package by providing a conductor layer so as to surround a coplanar waveguide structure on the surface of plural thin insulation sheets and connecting inter-conductor layers, the conductor layer, and a ground layer of a high frequency input output terminal of coplanar guide path structure electrically so as to form a frame.

CONSTITUTION: A front and a rear side a thin ceramic green sheet is subject to W paste at a prescribed part to form a conductor layer 9. The layers are eliminated, an opening 12 is formed and a W paste is buried. The W paste is coated to a prescribed part of a wall face of a laminated base 8. Finally, a base 8 is overlapped to the conductor layer on the surface of the ceramic or the metallic base 3 while clipping silver solder and it is roasted at a high temperature. The obtained frame 1 is partitioned electrically into inner and outer portions by conductor layers 9, 10 in continuity with the conductor layer or the metallic base 3 on the surface of the base being a ground layer 7 and the inductance and resistance of peered hole 12 are reduced. The equivalent effect to the metallic frame is obtained except the high frequency input output terminal of the coplanar guide path structure in the frame and the high frequency characteristic is improved.

COPYRIGHT: (C)1990,JPO&Japio





⑫ 公 開 特 許 公 報 (A) 平2-87701

H 01 P 3/02 23/12

1.)

識別記号

庁内整理番号

49公開 平成2年(1990)3月28日

H 01 L H 01 P 3/08

3 0 1 Z 8626 - 5 J7738-5F 8626 - 5 J

審査請求 未請求 請求項の数 2 (全6頁)

❷発明の名称 高周波集積回路用パツケージ

> 20特 顧 昭63-239035

②出 願 昭63(1988) 9月26日

72)発 明 者 石 塚 文 811 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内 明 ⑫発 者 佐 藤 信 夫 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内 ⑫発 明 者 富 室 久 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 明 72)発 者 村 Œ 弘 東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内

勿出 頭 人 日本電信電話株式会社

弁理士 小林 松型 東京都千代田区内幸町1丁目1番6号

明 細 寄

1. 発明の名称

73代 理

高周波集積回路用パッケージ

- 2. 特許請求の範囲
- (1) 一部にコブレーナ導波路構造の高周波入出 力端子を有する枠体と、導体圏を形成した基体あ るいは導電性基体と、封止用蓋とから構成された 高周波集積回路用バッケージにおいて、前記枠体 を、複数の薄い絶縁性シートの各表面に前記コブ レーナ導波路構造の周囲を取り囲むように導体層 を形成し、さらに前記各導体層間および各導体層 と前記コプレーナ導波路構造の前記高周波入出力 端子の接地層と、前記導体層を形成した基体の導 体層あるいは導電性基体とを電気的に接続して構 成したことを特徴とする高周波集積回路用パッケ - ジ.
- 枠体に形成された高周波入出力端子を除く 他の高周波入出力端子、低周波入出力端子、バイ アス電圧供給用端子および接地用端子を枠体ある いは基体のいずれか一方に形成したことを特徴と

する請求の項(1)記載の高周波集積回路用パッケ - Þ.

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、高周波集積回路等の半導体素子を 収容するための高周波集積回路用パッケージに関 する.

〔従来の技術〕

従来、この種の高周波集積回路用パッケージに おいては、枠体1は第8図および第9図に示すよ うに、コブレーナ導波路構造の高周波入出力端子 を構成するための中心導体層6、接地層7を形成 した第1のセラミック基板13と該第1のセラミ ック基板13上に形成した端子を絶縁するための 第2のセラミック基板14とを積層させた構成を しており、半導体素子が搭載される領域2の周囲 を取り囲むような構造が取られていた。また、高 周波入出力端子としてのコブレーナ導波路構造に おける接地個7とセラミック製基体表面の導体層 あるいは金属製基体3とは第1のセラミック基板

13を貫通して導通させたピアホール12を介して接続される構成が取られていた。なお、15はバイアス電圧供給端子である。

また、この種の高周波集積回路用バッケージの場合、半導体素子が搭載される領域2に半導体素子の電極と前記高周波入出力端子を構成する中心導体層6および接地層7間をそれぞれポンディング用ワイア等で接続した後、板状材料(図示せず)を付けて半導体素子を請此することによって増幅器等の機能を有する高周波モジュールが符られる。

(発明が解決しようとする課題)

しかし、高周波入出力端子間で前記第1. 第2 のセラミック基板13. 14を介してリング共振 を生ずる、あるいは第1. 第2のセラミかが 13、14を介したマイクロ波の場合についる 入出力端子にフィードバ数特性が多化するとい 活のた。また、高周波入出力端子に 接地層7がピアホール12のみでセラミック基

コブレーナ導波路構造の周囲を取り囲むように導体層を形成し、さらに各導体層間および各導体層とコブレーナ導波路構造の高周波入出力端子の接地層と、導体層を形成した基体の導体層あるいは 導電性基体とを電気的に接続して構成したものである。

また、この発明においては、枠体に形成された高周波入出力端子を除く他の高周波入出力端子、低周波入出力端子、バイアス電圧供給用端子および接地用端子を枠体あるいは基体のいずれか一方に形成することができる。

(作用)

この発明においては、コブレーナ導波路構造の 全周囲が導体で囲まれていると等価となり、リン グ共振の抑制。マイクロ波の调洩分の高周波入出 力端子へのフィードバックの制御、およびインダ クタンス成分の低減がはかれる。

また、枠体に形成された高周波入出力端子を除く他の端子を基体に設けたものは、シールドがより完全に行われ、高周波特性が向上する。

体表面に形成された導体層あるいは全風製基体3と接続しているため、ピアホール12におけるインダクタンス成分、抵抗成分等により、接地層7の電位が充分にセラミック製基体3の電位、すれた導体層あるいは金鳳製基体3の電位、すを含り、接地電位とならず高周波用端子でのおける高周波特性が制限されるという欠点があった。

(課題を解決するための手段)

この発明にかかる高周波集積回路用パッケージは、枠体を、複数の薄い絶縁性シートの各表面に

(実施例)

(実施例1)

第1図~第5図はこの発明の第1の実施例を説明する図であって、第1図は斜視図、第2図は、第1図の高周波入出力端子(Tの部分)を詳細に説明した斜視図、第3図は、第2図のA-A、の断面図、第4図は第2図をB方向から見た図、第5図は半導体業子を実装した構成例の上面図である。

はコブレーナ導波路を構成するための絶縁層、1 2 はピアホール、15 はパイアス電圧供給端子、 16 は半導体素子、17 はパイパスコンデンサ、 18 はポンディング用ワイアである。

はじめに、第1の実施例における枠体1の製造 工程例について説明する。まず、薄いセラミック のグリーンシートを6枚用意し、それぞれの表面 と裏面の所定の個所に導電性材料、例えばタング ステンペーストを塗布し、第1の導体層9の形成 準備をした後積層する。その後、パンチング等で 所定の位置を開口し、ビアホール12用の穴およ び半導体素子16を搭載する領域2を形成する。 さらに、ピアホール12用の穴に前記タングステ ンペーストを埋め込んでピアホール12を形成す る。次に、積層した薄いセラミック基板8の壁面 の所定の箇所、すなわちコブレーナ導波路構造の 高周波入出力端子の高周波特性を損なわない範囲 および他の端子を絶縁させる範囲に、前記タング ステンペーストを塗布する。最後に、セラミック 製基体表面に形成された導体層あるいは金属製基

体におけるマイクロ波の漏洩分の高周波入出力端 子へのフィードバックの低級を抑制でき、さら に、ピアホール12では不十分だったコブレーナ 導波路構造の高周波入出力端子における接地層で の電位をセラミック製基体表面の導体層あるいは 金属製基体3の電位に限りなく近くできる構造と なり、ビアホール12でのインダクタンス成分お よび抵抗成分の低級が図れる。その結果、枠体し はコプレーナ導波路構造の高周波入出力端子を 除き、提似的に金鳳製枠体と同等の効果が得ら れ、この発明の存体1を介したリング共振等を除 去できるため、パッケージのキャピティ寸法は TEioi、TEioモードのマイクロ波の伝播を考 速した設計を行えばよいことになる。 以上の結果 をもとにパッケージのキャピティを設計した結 果、パッケージの高周波入出力端子間のアイソレ -ションが30GHz帯でも30dB以上が得ら れるとともに、高周波用端子の挿入損失が0.3 d B以下と低損失化が達成できた。

次に、この構造のパッケージを用いた高周波モ

体3に前記積層したセラミック基板8を銀ろう等 の板を挟んで重ね合わせた後高温で焼成する。

この結果得られたバッケージの枠体1は、接地間7であるセラミック製基体表面の導体層あるいは金属製基体3に導通した第1の導体層9、第2の導体層10によって枠体1の内外が電気的にシールドされた構造となり、従来のセラミック製枠

ジュールへの適用例について説明する。

第5図に示すように、このパッケージに半導体 表子16、パイパスコンデンサ17をパッケージ の領域2にAuSn等のはんだを用いて取りつけ た後、半導体素子16の電極と高周波入出力端子 の中心導体層6、接地層7ねよびパイパスコンデ ンサ17、DC電圧供給用導体層間をそれぞれボ ンディング用ワイア18で電気的に結構する。最 後に、金属製の蓋(図示せず)で気密封止するこ とによって髙周波モジュールが完成する。この場 合、パッケージの高周波用端子および枠体1が前 述のような構造になっていることから、前記高周 波モジュールに髙周波信号を入力し半導体素子1 6で増幅するなどの動作を実行しても、高周波入 出力端子での调泡分が枠体1を介してフィードバ ックされることがなく、半導体素子16の機能を 損なうことがない。また、コプレーナ導波路構造 の高周波入出力端子の接地層7が、セラミック製 基体表面の導体層あるいは金属製基体3の電位と 限りなく近い電位となるため、高周波入出力端子

の高周波特性が特に優れるといった利点がある。 この結果から明らかなように、従来の技術では 困難であった30GHz帯の超高周波まで動作す る半導体素子16を搭載したマイクロ波集積回路 が実現できるようになった。

(実施例2)

第6回は、この発明の第2の実施例の高周波用 端子郎の側面図であり、第2図のBの方向から見 た図であり、第4図に対応するもので、第2の導 体層10が接地層7の内端まで延びており、第4 図よりもコブレーナ導波路構造を密に取り囲んで いる。したがって、接地層でのうち中心導体層も の近傍部分がセラミック製基体表面の導体層ある いは金属製基体3の電位により近くなるため、高 周波集積回路用パッケージの高周波特性の改善を 図ることができる。この実施側での、枠体1の製 ___ 従来技術に比べて効果的であることは言うまでも 作工程、キャピティの設計方法等は実施例とほぼ 同等である。

(実施例3)

第7図はこの発明の第3の実施例の斜視図であ

って、コブレーナ導波路構造の高周波入出力端子 を除く端子をセラミック製の基体あるいは金属製 基体3にガラス端子(セラミック端子等でもょ い)により形成した例である。この実施例での、 枠体1の製作工程、キャピティの設計方法等は第 1の実施例とほぼ同等である。この第3の実施例 では、コプレーナ導波路構造の高周波入出力端子 を除く端子をセラミック製基体あるいは金属製基 体3にガラス端子19で形成しているため、パッ ケージのキャビティは高周波用端子以外は全てシ ールドされる構造となって高周波特性が特に優れ るなどの特徴を有する。

なお、これまでの実施例では、薄いセラミック 基板8が6枚の場合について説明したが、3~5 枚の場合についても効果が若干小さくなるものの ない。また、6枚をこえる場合は効果が大きくな る方向であり、必然的にこの発明の範疇にはいる ことは言うまでもない。また、この発明の実施例 では、搭載している高周波集積回路の個数を1個

の場合で説明しているが、個数が複数になった場 合でも、この発明の特徴を損なうものではないこ ~~~ い場合でもこの発明の効果が有効であることは言 うまでもない。

ざらに、この発明の実施例では、枠体1をセラ ミック材料、基体を金属材料として説明したが、 ブラスチック等の絶縁製材料を使用した場合でも この発明の範疇に入ることは明らかである。

(発明の効果)

以上説明したように、この発明は、枠体を、復 数の薄い絶縁性シートの各表面にコプレーナ導波 路構造の周囲を取り囲むように導体層を形成し、 * "さらに各導体層間および各導体層とコプレーナ導 彼路構造の高周波入出力端子の接地層と、導体層 を形成した基体の導体層あるいは導電性基体とを 電気的に接続して構成したので、従来のセラミッ ク製枠体におけるマイクロ波の漏洩分の高周波入 出力端子へのフィードバックの低減を抑制でき、 さらにピアホールでは不十分だったコブレーナ導

彼路橋造の高周波入出力端子における接地層の電 位を、基体表面の導体層あるいは金属製基体の電 --- とは呂力==でもない。=また== ピアホー-ル-1 2 がな --- 位に限りなく近くできる構造となり、ピアホール でのインダクタンス成分および抵抗成分の低級が 図れる。また、枠体はコブレーナ導波路構造の高 周波入出力端子を除き、擬似的に金属性枠体と同 等の効果が得られ、この発明の枠体を介したリン グ共振等を除去できるため、高周波特性の改善が 図れる。

> さらに、枠体に形成された髙周波入出力端子を 除く他の端子を基体に形成したものは、シールド がより完全に行われ高周波特性が向上する利点が ある.


4. 図面の簡単な説明

第1図はこの発明のパッケージ全体を示す斜視 図、第2図は、第1図の高周波用端子を詳細に示 した斜視図、第3図はこの発明の特徴をもっとも 良く示している第2図のA-A′の断面図、第4 図は、第2図をB方向から見た図、第5図は半導 体素子を実装した構成例の上面図、第6図はこの

発明の第2の実施例の髙周被用端子郎の側面図、第7図はこの発明の第3の実施例を表すパッケージの斜視図、第8図はコブレーナ導波路用導体層を備えた従来パッケージの上面図、第9図は、第8図におけるC方向からみた図である。

図において、1は枠体、2は半導体素子を搭載する領域、3は導体層で覆ったセラミック製基体 あるいは金属製基体、6は中心導体層、7は接地層、8は薄いセラミック基板、9.10は第1. 第2の場体層、11は絶線層、12はピアホール、13は第1のセラミック基板、14は第2のセラミック基板、15はパイパスコンデンサ、16は半導体素子、17はパイパスコンデンサ、18はポンディング用ワイア、19はガラス端子である。

信水系 代理人 小 林 将 高史林理 安将封 第 1 凶




1:枠体 2:芋導体素子を搭載する領域 3:連体層あるいは金属製基体 6:枠は層を 7:接地層

9 第 1, 第 2 の 準体層


12:ピアホール

15:ベイアス電圧供給端子


第 2 図




第 3 🛭



第 4 図




第 5 図




特閒平2-87701(6)


3E 6 ⊠0



第8図



第 7 120



7 6 7

13:第1のセラミック基板 14:第2のセラミック基板